从今天开始学习关于pcb绘制的一些知识。
我使用的是ad，这款软件相当强大，最多可以同时支持三个显示器来进行高端开发（如fpga），还有altium公司设计的开发工具，价格可以说是相当高了。对于现阶段仅仅想用ad制板布线的我来说，它最大的优点是一体化，可以自动连接网络标号，省时省力。
一：电源线的设计
　　选择合适的电源 ：电源的具体选择标准现在不太清楚，以后补充
尽量加宽电源线 ：首先根据各个元器件的数据估算电流大小，为了尽量增加电流大小，在合适的范围内尽量加宽电源线
　　保证电源线，底线走向和与数据传输走向一致 ：有助于增强抗噪声性能，
　　使用抗干扰元器件（磁珠，电源滤波器）
　　电源入口添加去耦电容
　　二：地线的设计
　　1模拟地和数字地分开，通过磁珠和电源线最好连接到一块。
　　（1. 功率地 功率地是负载电路或功率驱动电路的零电位的公共基准地线。由于负载电路或功率驱动电路的电流较强、电压较高，所以功率地线上的干扰较大，因此功率地必须与其他弱电地分别设置、分别布线，以保证整个系统稳定可靠地工作。
　　2. 逻辑地/数字地 数字地（DG）是系统中数字电路零电位的公共基准地线。由于数字电路工作在脉冲状态，特别是脉冲的前后沿较陡或频率较高时，会在电源系统中产生比较大的毛刺，易对模拟电路产生干扰。所以对数字地的接地点选择和接地线的敷设也要充分考虑。尽量将电路中的模拟和数字部分分开，最后通过磁珠/电容/电感或0欧姆电阻汇接到一起.
　 3.模拟地 模拟地（AG）是系统中模拟电路零电位的公共基准地线。由于模拟电路既承担小信号的处理，又承担大信号的功率处理；既有低频的处理，又有高频处理；模拟量从能量、频率、时间等都很大的差别，因此模拟电路既易接受干扰，又可能产生干扰。所以对模拟地的接地点选择和接地线的敷设更要充分考虑。）
　　2尽量采用单点接地（低频电路）高频电路应该多点接地
　　3尽量加宽地线 越宽越好
　　4将敏感电路连接到稳定的接地参考源
　　5对PCB板进行分区设计，把高带宽的噪声电路与低频电路分开
　　6尽量减少接地环路的面积
　　三：元器件的配置
　　1不要有过长的平行信号线（相邻的线）
　　2保证PCB的时钟发生器，晶振和CPU的时钟输入端尽量靠近，同时远离其他低频器件
　　3元器件应围绕核心器件进行配置，尽量减少引线长度
　　4对pcb板进行分区布局
　　5考虑PCB板在机箱中位置和方向
　　6缩短高频元器件之间的引线
　　四：去耦电容的配置
　　1.储能左右
　　2.电源和地之间加一个电容，旁路电路的高频噪声
　　3.每10个集成电路要加一片充放电电容
　　4.引线式电容用与低频，贴片是电容用于高频
　　5.每个集成芯片要布置一个0.1uF的电容
　　6.去耦电容引线不能太长
　　五：降低噪声和电池干扰的原则
　　1.尽量用45度折线
　　2.用串联电阻的方法来降低电路信号边沿的跳变速率。
　　3.石英晶振的外壳要接地，而且晶振下面尽量不要走线！高频信号比较多的地方
　　4.闲置不用的问电路不要悬空
　　1.CMOS的未使用引脚要通过电阻接地或接电源
　　2.用RC电路来吸收继电器等元件的放电电流
　　3.数据，控制，地址总线加10K左右上拉电阻有助雨抗干扰
　　4.采用全译码有更好的抗干扰性。
　　5.元器件不用引脚通过10K电阻接电源
　　6.数据，地址，控制总线尽量短，宝成一样 长度，这个样子到达的时间就一样长了
　　7.多层板，如双面板，顶层和地称的走线最好垂直
　　8.发热元器件尽量避开敏感元件
　　六.PCB走线
　　1.要有良好的地线层，良好的地线层处处等电位，不会产生共模电阻耦合，也不会经底线形成天线效应。良好的地线层能使EMI以最短的路径进入地线而消失。建立良好的地线层的方法是采用多层板，一层专门有做地线成，如果只能有双面板，尽量从正面走线，反面有做地线成，不得已才从反面过线。
　　2.保持足够的距离。对于可能出现有害耦合或辐射的两个线或两组要保持足够的距离，如滤波器的输入与输出，光耦的输入与输出，交流电源线与弱信号线等
　　3.长线架低通滤波器。走线尽量短捷 ，不得已走的长线应当在合理的位置插入C，RC，或LC低通滤波器
　　4.除了地线能用细线的不要用粗线，因为PCB上的每一根走线及时有用信号的载体，又是接受辐射干扰的干线，走线越长，越粗，天线效应越强。

从今天开始学习关于pcb绘制的一些知识。
我使用的是ad，这款软件相当强大，最多可以同时支持三个显示器来进行高端开发（如fpga），还有altium公司设计的开发工具，价格可以说是相当高了。对于现阶段仅仅想用ad制板布线的我来说，它最大的优点是一体化，可以自动连接网络标号，省时省力。
一：电源线的设计
　　选择合适的电源 ：电源的具体选择标准现在不太清楚，以后补充
尽量加宽电源线 ：首先根据各个元器件的数据估算电流大小，为了尽量增加电流大小，在合适的范围内尽量加宽电源线
　　保证电源线，底线走向和与数据传输走向一致 ：有助于增强抗噪声性能，
　　使用抗干扰元器件（磁珠，电源滤波器）
　　电源入口添加去耦电容
　　二：地线的设计
　　1模拟地和数字地分开，通过磁珠和电源线最好连接到一块。
　　（1. 功率地 功率地是负载电路或功率驱动电路的零电位的公共基准地线。由于负载电路或功率驱动电路的电流较强、电压较高，所以功率地线上的干扰较大，因此功率地必须与其他弱电地分别设置、分别布线，以保证整个系统稳定可靠地工作。
　　2. 逻辑地/数字地 数字地（DG）是系统中数字电路零电位的公共基准地线。由于数字电路工作在脉冲状态，特别是脉冲的前后沿较陡或频率较高时，会在电源系统中产生比较大的毛刺，易对模拟电路产生干扰。所以对数字地的接地点选择和接地线的敷设也要充分考虑。尽量将电路中的模拟和数字部分分开，最后通过磁珠/电容/电感或0欧姆电阻汇接到一起.
　 3.模拟地 模拟地（AG）是系统中模拟电路零电位的公共基准地线。由于模拟电路既承担小信号的处理，又承担大信号的功率处理；既有低频的处理，又有高频处理；模拟量从能量、频率、时间等都很大的差别，因此模拟电路既易接受干扰，又可能产生干扰。所以对模拟地的接地点选择和接地线的敷设更要充分考虑。）
　　2尽量采用单点接地（低频电路）高频电路应该多点接地
　　3尽量加宽地线 越宽越好
　　4将敏感电路连接到稳定的接地参考源
　　5对PCB板进行分区设计，把高带宽的噪声电路与低频电路分开
　　6尽量减少接地环路的面积
　　三：元器件的配置
　　1不要有过长的平行信号线（相邻的线）
　　2保证PCB的时钟发生器，晶振和CPU的时钟输入端尽量靠近，同时远离其他低频器件
　　3元器件应围绕核心器件进行配置，尽量减少引线长度
　　4对pcb板进行分区布局
　　5考虑PCB板在机箱中位置和方向
　　6缩短高频元器件之间的引线
　　四：去耦电容的配置
　　1.储能左右
　　2.电源和地之间加一个电容，旁路电路的高频噪声
　　3.每10个集成电路要加一片充放电电容
　　4.引线式电容用与低频，贴片是电容用于高频
　　5.每个集成芯片要布置一个0.1uF的电容
　　6.去耦电容引线不能太长
　　五：降低噪声和电池干扰的原则
　　1.尽量用45度折线
　　2.用串联电阻的方法来降低电路信号边沿的跳变速率。
　　3.石英晶振的外壳要接地，而且晶振下面尽量不要走线！高频信号比较多的地方
　　4.闲置不用的问电路不要悬空
　　1.CMOS的未使用引脚要通过电阻接地或接电源
　　2.用RC电路来吸收继电器等元件的放电电流
　　3.数据，控制，地址总线加10K左右上拉电阻有助雨抗干扰
　　4.采用全译码有更好的抗干扰性。
　　5.元器件不用引脚通过10K电阻接电源
　　6.数据，地址，控制总线尽量短，宝成一样 长度，这个样子到达的时间就一样长了
　　7.多层板，如双面板，顶层和地称的走线最好垂直
　　8.发热元器件尽量避开敏感元件
　　六.PCB走线
　　1.要有良好的地线层，良好的地线层处处等电位，不会产生共模电阻耦合，也不会经底线形成天线效应。良好的地线层能使EMI以最短的路径进入地线而消失。建立良好的地线层的方法是采用多层板，一层专门有做地线成，如果只能有双面板，尽量从正面走线，反面有做地线成，不得已才从反面过线。
　　2.保持足够的距离。对于可能出现有害耦合或辐射的两个线或两组要保持足够的距离，如滤波器的输入与输出，光耦的输入与输出，交流电源线与弱信号线等
　　3.长线架低通滤波器。走线尽量短捷 ，不得已走的长线应当在合理的位置插入C，RC，或LC低通滤波器
　　4.除了地线能用细线的不要用粗线，因为PCB上的每一根走线及时有用信号的载体，又是接受辐射干扰的干线，走线越长，越粗，天线效应越强。